随着晶体管尺寸的不断缩小，HKMG技术几乎已经成为45nm以下制程的必备技术。HKMG制造的晶体管结构和原来的平面晶体管相同，只是以High-K绝缘层代替传统的SiO2氧化层，并以金属材料栅极代替原来的硅材料栅极，其优势是可以提高晶体管的开关速度，并减小栅极的漏电流。
High-K绝缘层的等效氧化物厚度（EOT: equivalent oxide thickness）较薄，因此能有效降低栅极电容，晶体管的关键尺寸能得到进一步的缩小，管子的驱动能力也能得到有效的改善。
采用High-K绝缘层的晶体管和采用硅氧化物绝缘层的晶体管相比，在改善沟道载流子迁移率方面稍有不利。
在HKMG工艺制作方面，业内有两种不同的实现方式，分别gate-first和gate-last，主要却别是金属栅极是在高温活化退火（high-temperature activation anneals）之前或者之后沉积到晶圆上。Gate-first的主要支持者是以IBM为首的芯片知道技术联盟Fishkill Alliance，包括英飞凌，NEC，GlobalFoundries，三星，意法半导体以及东芝等公司。Gate-last主要是Intel在使用，Intel在45nm制程开始制作HKMG晶体管时一直使用gate-last工艺；采用gate-last工艺的还有TSMC，TSMC先是支持gate-first工艺，但是后面可能由于在gate-first工艺上感觉有难度，而在28nm HKMG制程产品中开始使用gate-last工艺。UMC的HKMG工艺方案较为特殊，在制作NMOS的HKMG结构时使用gate-first工艺，而在制作PMOS时使用gate-last工艺。
不管是Gate-last还是gate-first都是基于已有的硅栅自对准工艺的，在栅极的阻挡下通过离子注入形成源漏极，然后需要经过高温退火工艺，金属栅极在经过高温工艺步骤时可能发生剧烈反应和变化。为了解决这个问题，在梨子参杂和退火等步骤中还是使用硅栅，高温步骤结束后再可是掉多晶硅栅极，再用合适的金属填充，这就是gate-last；以Intel为例，其采用的绝缘层材料是HfO2，所以形成底界面层（SiO2），high-k层，顶界面层，金属栅极的HKMG结构。而以IBM为代表的厂商采用的绝缘层材料是硅酸铪，成分是硅，氧和铪三种元素，与周围的硅和氧化硅发生反应的话结果仍然是硅，氧化硅，硅酸铪，再与特定的栅极材料匹配，高温时候的热动力学是稳定的，另外其金属栅其实是栅绝缘层上一层很薄的高熔点金属，仍然需要用多晶硅栅极来实现自对准工艺的其他步骤。
Gate-first工艺制作晶体管的难点在于如何控制PMOS的Vt电压，因为gate-first工艺制作HKMG时，用来制作high-k绝缘层和制作金属栅极的材料必须经受源漏极退火步骤的高温，因此会导致PMOS的Vt电压上升，但gate-first工艺的优点是不需要在电路设计上做太多更改；而gate-last工艺的难点在于工艺较复杂，芯片的管芯密度在同等条件下要比gate-first工艺的低，并且需要设计公司积极配合修改电路设计和对layout重新设计才可以达到与gate-first工艺相同的管芯密度级别。
虽然gate-first工艺存在一些性能方面的缺点，但是对一部分对性能并不十分敏感的低功耗器件还是能满足要求。并且可以采用加入上覆层（Caplayer，在high-k层的上下位置沉积氧化物薄层）方式来改善gate-first工艺容易造成Vt过高的问题（但是加入上覆层的工艺却非常复杂和难于掌握）；比如在NMOS中，需要在high-k层的上部沉积一层厚度小于1nm的La2O3（氧化镧，存在于稀土矿中，相当于伴生矿，含量很小）薄层；而在PMOS中，需要通过显影+刻蚀将这一薄层去掉，换成Al2O3材质的薄层，这样便需要复杂的工艺来控制如何在PMOS中将这一薄层去掉而不影响到NMOS的上覆层。
Gate-last工艺则可以自由设置和调配栅极材料的功函数值，充分控制Vt电压；而且还能为PMOS的沟道提供有利改善沟道载流子流动性的硅应变力，因此gate-last工艺将非常适合于制造低功耗，高性能的产品。
有话要说...